新聞說明
        IC設計龍頭聯發科公告111年度營業報告書，董事長蔡明介表示，將持續投資未來成長所需的高階技術，與晶圓代工夥伴展開先進製程及3D小晶片(3D chiplets)技術合作，支持高階運算產品開發。

影響分析
        為滿足高階運算需求，小晶片異質整合封裝技術是未來的發展趨勢，可以把來自不同FAB、不同製程節點與不同屬性的晶片整合成單一顆晶片，能提供IC設計業者更高的設計彈性。業者也能事先備好各小晶片的庫存量，節省製程時間，並可提高製程良率以及降低生產成本，且後續僅需花費數週封裝時程便可完成晶片製作，達到快速上市(Fast Time to Market)的目的。
        根據Gartner估計，2020年小晶片封裝市場規模約為32.7億美金，到2024年將擴大至505億美金，每年近翻倍成長，足見市場需求龐大，其中主要應用市場為伺服器與高階智慧型手機與筆記型電腦。目前高階運算產品多採用ABF載板為封裝載板，為了將這些不同功能的小晶片整合，除了需要更大面積的ABF載板來放置外，在設計上線路密度將會更密集、層數也將增加以應付更多的I/O需求，因此進一步會帶動ABF載板的使用量，但同時製作難度也大為提升，考驗著載板廠的技術實力。

*本篇短評由由工研院電光系統所提供